Hubert Kaeslin: Katalogdaten im Herbstsemester 2014

NameHerr Prof. em. Dr. Hubert Kaeslin
E-Mailkaeslin@retired.ethz.ch
DepartementInformationstechnologie und Elektrotechnik
BeziehungTitularprofessor im Ruhestand

NummerTitelECTSUmfangDozierende
227-0147-00LVLSI II: Design of Very Large Scale Integration Circuits7 KP5GH. Kaeslin, N. Felber
KurzbeschreibungDiese weiterführende Lehrveranstaltung in der Reihe VLSI behandelt alle Aspekte des Entwurfs digitaler ASICs von der Netzliste bis zum Layout unter Berücksichtigung diverser parasitärer Effekte (Clock Skew, Metastabilität, Ground Bounce, IR-Drop, Elektromigration, ESD, Latchup). Ebenfalls behandelt werden Wirtschaftlichkeit und Leitung von VLSI Projekten.
LernzielDigitale VLSI-Schaltungen zu entwerfen wissen, welche funktionssicher, testbar, langlebig, und wirtschaftlich sinnvoll sind.
InhaltDiese weiterführende Lehrveranstaltung behandelt sowohl technische Aspekte auf Schaltungs- und Layout-Niveau als auch ökonomische Fragen hochintegrierter Schaltungen. Behandelt werden:
- Grenzen der funktionellen Designverifikation, testgerechter Schaltungsentwurf.
- Synchrone Taktungsdisziplinen im Vergleich, Clock Skew, Taktverteilung, Input/Output Timing.
- Synchronisation und Metastabilität.
- Schaltungstechnik von CMOS Gattern, Flip-Flops und RAM Speichern auf Transistorniveau.
- Weshalb benötigen CMOS Schaltungen überhaupt Energie?
- Leistungsabschätzung und Low-Power Design.
- Forschungsrichtungen für energieeffizienteres Rechnen.
- Layoutbedingte parasitäre Effekte, Leitungsverzögerung, statische Timing Analyse.
- Schaltströme, induktiv sowie resistiv bedingte Spannungsabfälle, Speisungsverteilung.
- Floorplanning, Chip Assembly, Packaging.
- Layout-Entwurf auf Masken-Niveau, Layoutverifikation.
- Elektromigration, ESD und Latch-up.
- Formen der industriellen Zusammenarbeit in der Mikroelektronik.
- Worauf man beim Einsatz Virtueller Komponenten achten muss.
- Kostenstrukturen der ASIC Entwicklung und Herstellung.
- Anforderungen der Märkte, Entscheidungskriterien sowie Fallbeispiele.
- Ausbeutemodelle.
- Wege zur Fabrikation kleiner Stückzahlen.
- Marktüberlegungen mit Fallbeispielen.
- Leitung von VLSI Projekten.

Die Übungen führen durch den physischen Entwurf (Floorplanning, Plazierung, Verdrahtung, Takt- und Speisungsverteilung, Layoutverifikation) bis zu den verifizierten GDS II Fabrikationsdaten. Dabei gelangen industrielle CAD-Tools zum Einsatz.
SkriptEnglischsprachiges Vorlesungsskript.

Sämtliche Unterlagen in englischer Sprache.
LiteraturH. Kaeslin: "Digital Integrated Circuit Design, from VLSI Architectures to CMOS Fabrication" Cambridge University Press, 2008, ISBN 9780521882675
Voraussetzungen / BesonderesHighlight:
Es wird die Möglichkeit geboten einen Chip nach eigenen Ideen zu entwickeln, welcher anschliessend tatsächlich fabriziert wird! Ein solches Projekt wird in Form einer Semesterarbeit am Institut für Integrierte Systeme parallel zum Besuch von VLSI II durchgeführt.

Voraussetzungen:
"VLSI I: von Architektur zu hochintegrierter Schaltung und FPGA" oder gleichwertige Kenntnisse.

Weiterführende Informationen:
http://www.iis.ee.ethz.ch/stud_area/vorlesungen/vlsi2.en.html