Hubert Kaeslin: Katalogdaten im Herbstsemester 2016

NameHerr Prof. em. Dr. Hubert Kaeslin
Adresse
Zimikerried 28
8603 Schwerzenbach
SWITZERLAND
Telefon044 825 63 72
E-Mailkaeslin@retired.ethz.ch
DepartementInformationstechnologie und Elektrotechnik
BeziehungTitularprofessor im Ruhestand

NummerTitelECTSUmfangDozierende
227-0147-00LVLSI II: Design of Very Large Scale Integration Circuits7 KP5GH. Kaeslin, F. K. Gürkaynak, M. Korb
KurzbeschreibungDiese weiterführende Lehrveranstaltung in der Reihe VLSI behandelt alle Aspekte des Entwurfs digitaler ASICs von der Netzliste bis zum fertigen Layout unter Berücksichtigung diverser parasitärer Effekte. Besondere Aufmerksamkeit gilt dabei den Aspekten Funktionssicherheit, Testbarkeit und Energieeffizienz. Die Themen Wirtschaftlichkeit und Leitung von VLSI Projekten runden den Kurs ab.
LernzielDigitale VLSI-Schaltungen zu entwerfen wissen, welche funktionssicher, testbar, langlebig, und wirtschaftlich sinnvoll sind.
InhaltDiese weiterführende Lehrveranstaltung behandelt sowohl technische Aspekte auf Schaltungs- und Layout-Niveau als auch ökonomische Fragen hochintegrierter Schaltungen. Behandelt werden:
- Grundzüge des Prüfens hochintegrierter Schaltungen auf Fabrikationsdefekte.
- Testgerechter Schaltungsentwurf (Design for Test).
- Synchrone Taktungsdisziplinen im Vergleich, Clock Skew, Taktverteilung, Input/Output Timing.
- Synchronisation und Metastabilität.
- Schaltungstechnik von CMOS Gattern, Flip-Flops und RAM Speichern auf Transistorniveau.
- Wozu benötigen CMOS Schaltungen überhaupt Energie?
- Leistungsabschätzung und Low-Power Design.
- Forschungsrichtungen für energieeffizienteres Rechnen.
- Layoutbedingte parasitäre Effekte, Leitungsverzögerung, statische Timing Analyse.
- Schaltströme, induktiv sowie resistiv bedingte Spannungsabfälle, Speisungsverteilung.
- Floorplanning, Chip Assembly, Packaging.
- Layout-Entwurf auf Masken-Niveau, Layoutverifikation.
- Elektromigration, ESD und Latch-up.
- Formen der industriellen Zusammenarbeit in der Mikroelektronik.
- Worauf man beim Einsatz Virtueller Komponenten achten muss.
- Kostenstrukturen der ASIC Entwicklung und Herstellung.
- Anforderungen der Märkte, Entscheidungskriterien sowie Fallbeispiele.
- Ausbeutemodelle.
- Wege zur Fabrikation kleiner Stückzahlen.
- Marktüberlegungen mit Fallbeispielen.
- Leitung von VLSI Projekten.

Die Übungen führen durch den physischen Entwurf (Floorplanning, Plazierung, Verdrahtung, Takt- und Speisungsverteilung, Layoutverifikation) bis zu den verifizierten GDS II Fabrikationsdaten. Dabei gelangen industrielle CAD-Tools zum Einsatz.
SkriptH. Kaeslin: "Top-Down Digital VLSI Design, from Gate-Level Circuits to CMOS Fabrication", Lecture Notes Vol.2, 2015.

Sämtliche Unterlagen in englischer Sprache.
LiteraturH. Kaeslin: "Top-Down Digital VLSI Design, from Architectures to Gate-Level Circuits and FPGAs", Elsevier, 2014, ISBN 9780128007303.
Voraussetzungen / BesonderesHighlight:
Es wird die Möglichkeit geboten einen Chip nach eigenen Ideen zu entwickeln, welcher anschliessend tatsächlich fabriziert wird! Ein solches Projekt wird in Form einer Semesterarbeit am Institut für Integrierte Systeme parallel zum Besuch von VLSI II durchgeführt.

Voraussetzungen:
"VLSI I: von Architektur zu hochintegrierter Schaltung und FPGA" oder gleichwertige Kenntnisse.

Weiterführende Informationen:
http://www.iis.ee.ethz.ch/stud_area/vorlesungen/vlsi2.en.html