227-0116-00L  VLSI I: From Architectures to VLSI Circuits and FPGAs

SemesterHerbstsemester 2020
DozierendeF. K. Gürkaynak, L. Benini
Periodizitätjährlich wiederkehrende Veranstaltung
LehrspracheEnglisch



Lehrveranstaltungen

NummerTitelUmfangDozierende
227-0116-00 GVLSI I: From Architectures to VLSI Circuits and FPGAs
Lecture: Tue 8 - 10 h
Execises: Wed 13 - 16 h or Thu 09 - 12 h
The lecturers will communicate the exact lesson times of ONLINE courses.
5 Std.
Di08-10ON LI NE »
Mi13-16ETZ D 61.1 »
13-16ETZ D 61.2 »
13-16ETZ D 96.1 »
Do09-12ETZ D 61.1 »
09-12ETZ D 61.2 »
09-12ETZ D 96.1 »
F. K. Gürkaynak, L. Benini

Katalogdaten

KurzbeschreibungThis first course in a series that extends over three consecutive terms is concerned with tailoring algorithms and with devising high performance hardware architectures for their implementation as ASIC or with FPGAs. The focus is on front end design using HDLs and automatic synthesis for producing industrial-quality circuits.
LernzielUnderstand Very-Large-Scale Integrated Circuits (VLSI chips), Application-Specific Integrated Circuits (ASIC), and Field-Programmable Gate-Arrays (FPGA). Know their organization and be able to identify suitable application areas. Become fluent in front-end design from architectural conception to gate-level netlists. How to model digital circuits with SystemVerilog. How to ensure they behave as expected with the aid of simulation, testbenches, and assertions. How to take advantage of automatic synthesis tools to produce industrial-quality VLSI and FPGA circuits. Gain practical experience with the hardware description language SystemVerilog and with industrial Electronic Design Automation (EDA) tools.
InhaltThis course is concerned with system-level issues of VLSI design and FPGA implementations. Topics include:
- Overview on design methodologies and fabrication depths.
- Levels of abstraction for circuit modeling.
- Organization and configuration of commercial field-programmable components.
- FPGA design flows.
- Dedicated and general purpose architectures compared.
- How to obtain an architecture for a given processing algorithm.
- Meeting throughput, area, and power goals by way of architectural transformations.
- Hardware Description Languages (HDL) and the underlying concepts.
- SystemVerilog
- Register Transfer Level (RTL) synthesis and its limitations.
- Building blocks of digital VLSI circuits.
- Functional verification techniques and their limitations.
- Modular and largely reusable testbenches.
- Assertion-based verification.
- Synchronous versus asynchronous circuits.
- The case for synchronous circuits.
- Periodic events and the Anceau diagram.
- Case studies, ASICs compared to microprocessors, DSPs, and FPGAs.

During the exercises, students learn how to model FPGAs with SystemVerilog. They write testbenches for simulation purposes and synthesize gate-level netlists for FPGAs. Commercial EDA software by leading vendors is being used throughout.
SkriptTextbook and all further documents in English.
LiteraturH. Kaeslin: "Top-Down Digital VLSI Design, from Architectures to Gate-Level Circuits and FPGAs", Elsevier, 2014, ISBN 9780128007303.
Voraussetzungen / BesonderesPrerequisites:
Basics of digital circuits.

Examination:
In written form following the course semester (spring term). Problems are given in English, answers will be accepted in either English oder German.

Further details:
https://iis-students.ee.ethz.ch/lectures/vlsi-i/

Leistungskontrolle

Information zur Leistungskontrolle (gültig bis die Lerneinheit neu gelesen wird)
Leistungskontrolle als Semesterkurs
ECTS Kreditpunkte6 KP
PrüfendeF. K. Gürkaynak, L. Benini
FormSessionsprüfung
PrüfungsspracheEnglisch
RepetitionDie Leistungskontrolle wird in jeder Session angeboten. Die Repetition ist ohne erneute Belegung der Lerneinheit möglich.
Prüfungsmodusschriftlich 180 Minuten
Zusatzinformation zum PrüfungsmodusPruefungsaufgaben werden in Englisch vorgegeben, Antworten auf Deutsch oder Englisch akzeptiert.
Hilfsmittel schriftlichStudent's own hand-written summary, 6 single-sided A4 papers. No electronic help, no photocopies or printouts of any form, for summary preparation. No calculators or communication devices.
Diese Angaben können noch zu Semesterbeginn aktualisiert werden; verbindlich sind die Angaben auf dem Prüfungsplan.

Lernmaterialien

 
HauptlinkInformation
Es werden nur die öffentlichen Lernmaterialien aufgeführt.

Gruppen

Keine Informationen zu Gruppen vorhanden.

Einschränkungen

Keine zusätzlichen Belegungseinschränkungen vorhanden.

Angeboten in

StudiengangBereichTyp
Elektrotechnik und Informationstechnologie Bachelor5. Semester: Kernfächer des 3. JahresWInformation
Elektrotechnik und Informationstechnologie MasterFoundation Core CoursesWInformation
Elektrotechnik und Informationstechnologie MasterVertiefungsfächerWInformation
Elektrotechnik und Informationstechnologie MasterVertiefungsfächerWInformation
Elektrotechnik und Informationstechnologie MasterVertiefungsfächerWInformation
Elektrotechnik und Informationstechnologie MasterEmpfohlene FächerWInformation
Elektrotechnik und Informationstechnologie MasterEmpfohlene FächerWInformation
Elektrotechnik und Informationstechnologie MasterEmpfohlene FächerWInformation
Informatik Bachelor5. SemesterWInformation
Physik MasterAllgemeine WahlfächerWInformation
Quantum Engineering MasterEngineering Core CoursesWInformation
Rechnergestützte Wissenschaften BachelorWahlfächerWInformation
Rechnergestützte Wissenschaften MasterWahlfächerWInformation